Synopses & Reviews
Mit dem Erreichen der Grenzen der konventionellen MOSFET-Skalierung werden neue Techniken untersucht, um die Leistungsf higkeit der CMOS-Technologie dem bisherigen Trend folgend weiter zu steigern. Einer dieser Ans tze ist die Verwendung mechanischer Verspannungen im Transistorkanal. Mechanische Verspannungen f hren zu Kristalldeformationen und ndern die elektronische Bandstruktur von Silizium, so dass n- und p-MOSFETs mit verspannten Kan len erh hte Ladungstr gerbeweglichkeiten und demzufolge eine gesteigerte Leistungsf higkeit aufweisen.Die vorliegende Arbeit besch ftigt sich mit den Auswirkungen mechanischer Verspannungen auf die elektronischen Eigenschaften planarer Silicon-On-Insulator-MOSFETs f r H chstleistungsanwendungen sowie mit deren Optimierung und technologischen Begrenzungen. Die unterschiedlichen Konzepte zur Erzeugung der Verspannung werden kurz rekapituliert. Wesentliche Parameter f r eine Erh hung der Verspannung werden mit Hilfe von Experimenten und numerischen Simulationen bestimmt und technologische Herausforderungen bei der Prozessintegration diskutiert.