Synopses & Reviews
Synopsis
Se presenta la metodolog a Hardware In the Loop (HIL) para el dise o y prueba de controladores embebidos sobre FPGA. Las etapas comprendidas involucran la obtenci n del modelo matem tico del sistema din mico, an lisis de la respuesta ante una entrada escal n unitario, establecimiento de criterios de dise o, dise o del controlador, simulaci n del control y la planta, desarrollo del controlador en VHDL, simulaci n HIL, implementaci n y validaci n. Esta metodolog a permite detectar errores en el dise o o en la implementaci n del controlador. Para realizar la validaci n de la metodolog a se emplean dos prototipos de planta, la primera corresponde a un filtro activo de orden dos en el cual se controla el nivel de salida. En este modelo se conoce el valor de los componentes con que fue construido el sistema, permitiendo un modelo con ecuaciones que describen fielmente su comportamiento. El segundo prototipo es un levitador neum tico, para este caso el modelo es complejo y algunas variables f sicas son desconocidas, se incluye en la metodolog a el uso de la herramienta de identificaci n de sistemas IDENT de Matlab(R) para encontrar el modelo matem tico que se aproxime a su comportamiento.